1. Ktisis Cyprus University of Technology
  2. Ερευνητικά Αποτελέσματα

Περιήγηση με Θέμα Semiconductor process modeling

Εμφάνιση αποτελεσμάτων 1 έως 1 από 1
Ημερομηνία ΈκδοσηςΤίτλοςΣυγγραφέας
1-Ιου-2025Optimisation of the Fabrication of Sidewall-Implanted Trenches in a 3.3 kV SiC Semi-Superjunction Schottky Barrier DiodeRenz, Arne Benjamin ; Melnyk, Kyrylo ; Iosifidis, Nikolaos ; Jefferies, Richard ; Zignale, Marco ; Fiorenza, Patrick ; Maresca, Luca ; Irace, Andrea ; Roccaforte, Fabrizio ; Lophitis, Neophytos ; Gammon, Peter Michael ; Antoniou, Marina 
Εμφάνιση αποτελεσμάτων 1 έως 1 από 1